时间:2023-05-28 08:18:32
引言:寻求写作上的突破?我们特意为您精选了4篇电子电路设计论文范文,希望这些范文能够成为您写作时的参考,帮助您的文章更加丰富和深入。
对EHW的研究主要采用了进化理论中的进化计算(EvolutionaryComputing)算法,特别是遗传算法(GA)为设计算法,在数字电路中以现场可编程门阵列(FPGA)为媒介,在模拟电路设计中以现场可编程模拟阵列(FPAA)为媒介来进行的。此外还有建立在晶体管级的现场可编程晶体管阵列(FPTA),它为同时设计数字电路和和模拟电路提供了一个可靠的平台。下面主要介绍一下遗传算法和现场可编程门阵列的相关知识,并以数字电路为例介绍可进化硬件设计方法。
1.1遗传算法
遗传算法是模拟生物在自然环境中的遗传和进化过程的一种自适应全局优化算法,它借鉴了物种进化的思想,将欲求解问题编码,把可行解表示成字符串形式,称为染色体或个体。先通过初始化随机产生一群个体,称为种群,它们都是假设解。然后把这些假设解置于问题的“环境”中,根据适应值或某种竞争机制选择个体(适应值就是解的满意程度),使用各种遗传操作算子(包括选择,变异,交叉等等)产生下一代(下一代可以完全替代原种群,即非重叠种群;也可以部分替代原种群中一些较差的个体,即重叠种群),如此进化下去,直到满足期望的终止条件,得到问题的最优解为止。
1.2现场可编程逻辑阵列(FPGA)
现场可编程逻辑阵列是一种基于查找表(LUT,LookupTable)结构的可在线编程的逻辑电路。它由存放在片内RAM中的程序来设置其工作状态,工作时需要对片内的RAM进行编程。当用户通过原理图或硬件描述语言(HDL)描述了一个逻辑电路以后,FPGA开发软件会把设计方案通过编译形成数据流,并将数据流下载至RAM中。这些RAM中的数据流决定电路的逻辑关系。掉电后,FPGA恢复成白片,内部逻辑关系消失,因此,FPGA能够反复使用,灌入不同的数据流就会获得不同的硬件系统,这就是可编程特性。这一特性是实现EHW的重要特性。目前在可进化电子电路的设计中,用得最多得是Xilinx公司的Virtex系列FPGA芯片。
2进化电子电路设计架构
本节以设计高容错性的数字电路设计为例来阐述EHW的设计架构及主要设计步骤。对于通过进化理论的遗传算法来产生容错性,所设计的电路系统可以看作一个具有持续性地、实时地适应变化的硬件系统。对于电子电路来说,所谓的变化的来源很多,如硬件故障导致的错误,设计要求和规则的改变,环境的改变(各种干扰的出现)等。
从进化论的角度来看,当这些变化发生时,个体的适应度会作相应的改变。当进化进行时,个体会适应这些变化重新获得高的适应度。基于进化论的电子电路设计就是利用这种原理,通过对设计结果进行多次地进化来提高其适应变化的能力。
电子电路进化设计架构如图1所示。图中给出了电子电路的设计的两种进化,分别是内部进化和外部进化。其中内部进化是指硬件内部结构的进化,而外部进化是指软件模拟的电路的进化。这两种进化是相互独立的,当然通过外部进化得到的最终设计结果还是要由硬件结构的变化来实际体现。从图中可以看出,进化过程是一个循环往复的过程,其中是根据进化算法(遗传算法)的计算结果来进行的。整个进化设计包括以下步骤:
(1)根据设计的目的,产生初步的方案,并把初步方案用一组染色体(一组“0”和“1”表示的数据串)来表示,其中每个个体表示的是设计的一部分。染色体转化成控制数据流下载到FPGA上,用来定义FPGA的开关状态,从而确定可重构硬件内部各单元的联结,形成了初步的硬件系统。用来设计进化硬件的FPGA器件可以接受任意组合的数据流下载,而不会导致器件的损害。
(2)将设计结果与目标要求进行比较,并用某种误差表示作为描述系统适应度的衡量准则。这需要一定的检测手段和评估软件的支持。对不同的个体,根据适应度进行排序,下一代的个体将由最优的个体来产生。
(3)根据适应度再对新的个体组进行统计,并根据统计结果挑选一些个体。一
部分被选个体保持原样,另一部分个体根据遗传算法进行修改,如进行交叉和变异,而这种交叉和变异的目的是为了产生更具适应性的下一代。把新一代染色体转化成控制数据流下载到FPGA中对硬件进行进化。
(4)重复上述步骤,产生新的数代个体,直到新的个体表示的设计方案表现出接近要求的适应能力为止。
一般来说通过遗传算法最后会得到一个或数个设计结果,最后设计方案具有对设计要求和系统工作环境的最佳适应性。这一过程又叫内部进化或硬件进化。
图中的右边展示了另一种设计可进化电路的方法,即用模拟软件来代替可重构器件,染色体每一位确定的是软件模拟电路的连接方式,而不是可重构器件各单元的连接方式。这一方法叫外部进化或软件进化。这种方法中进化过程完全模拟进行,只有最后的结果才在器件上实施。
进化电子电路设计中,最关键的是遗传算法的应用。在遗传算法的应用过程中,变异因子的确定是需要慎重考虑的,它的大小既关系到个体变异的程度,也关系到个体对环境变化做出反应的能力,而这两个因素相互抵触。变异因子越大,个体更容易适应环境变化,对系统出现的错误做出快速反应,但个体更容易发生突变。而变异因子较小时,系统的反应力变差,但系统一旦获得高适应度的设计方案时可以保持稳定。
对于可进化数字电路的设计,可以在两个层面上进行。一个是在基本的“与”、“或”、“非”门的基础上进行进化设计,一个是在功能块如触发器、加法器和多路选择器的基础上进行。前一种方法更为灵活,而后一种更适于工业应用。有人提出了一种基于进化细胞机(CellularAutomaton)的神经网络模块设计架构。采用这一结构设计时,只需要定义整个模块的适应度,而对于每一模块如何实现它复杂的功能可以不予理睬,对于超大规模线路的设计可以采用这一方法来将电路进行整体优化设计。
3可进化电路设计环境
上面描述的软硬件进化电子电路设计可在图2所示的设计系统环境下进行。这一设计系统环境对于测试可重构硬件的构架及展示在FPGA可重构硬件上的进化设计很有用处。该设计系统环境包括遗传算法软件包、FPGA开发系统板、数据采集软硬件、适应度评估软件、用户接口程序及电路模拟仿真软件。
遗传算法由计算机上运行的一个程序包实现。由它来实现进化计算并产生染色体组。表示硬件描述的染色体通过通信电缆由计算机下载到有FPGA器件的实验板上。然后通过接口将布线结果传回计算机。适应度评估建立在仪器数据采集硬件及软件上,一个接口码将GA与硬件连接起来,可能的设计方案在此得到评估。同时还有一个图形用户接口以便于设计结果的可视化和将问题形式化。通过执行遗传算法在每一代染色体组都会产生新的染色体群组,并被转化为数据流传入实验板上。至于通过软件进化的电子电路设计,可采用Spice软件作为线路模拟仿真软件,把染色体变成模拟电路并通过仿真软件来仿真电路的运行情况,通过相应软件来评估设计结果。
4结论与展望
2电路与模拟电子技术课程目标
本课程的总体目标是:通过对电路原理、常用电子元器件、模拟电路及其系统的分析和设计的学习,使学生获得电路与模拟电子技术方面的基础知识、基础理论和基本技能,为深入学习电子技术及其在专业中的应用打下基础。其中包括:(1)知识目标:掌握电路基本概念、基本分析和计算方法;会计算电路主要参数;掌握电路波形图画法、建立电路模型的方法;会判断器件类型、电路工作状态;(2)能力目标:培养学生正确使用常用仪表的能力;培养学生正确选择元器件的能力;培养学生检索与阅读各种电子手册及资料的能力;培养学生识读与分析电路的能力;培养学生安装和焊接电路的能力;培养学生电路测试方案的设计能力和对测试数据的分析能力;培养学生排除电路故障的能力;培养学生进行简单电路设计的能力;(3)情感目标:通过趣味案例激发学生好奇心和学习兴趣;通过学习情境挖掘学生的求知欲和创造欲,树立学生自信心。
3电路与模拟电子技术课程设计
本门课程设计的理念是:以学生职业能力的培养为最根本的出发点,理论学习以必须,够用为度,同时进行课证融合。在课程的教学过程中采用多种教学方法和手段:传统的教学法、直观教学法、探究法、启发式教学和多媒体教学手段。
4电路与模拟电子技术课程实施
在课程的实施过程中教师首先进行了学情分析:高职院校的学生学习基础普遍较差,学习能力欠缺,急于求成,缺乏持久性。虽然学生对电类专业课入门的学习具有一定的兴趣,但这种兴趣不够稳定,需要教师创设适度的情境,适时地激发。所以在教学过程中,教师要力求做到将深奥的知识浅显化,抽象的知识形象化。课程的重点难点是半导体器件,放大电路,负反馈。教师对重点、难点的处理方法有:(1)传统的讲解法;(2)直观式教学;(3)配合flas演示;(4)通过万用表测试加深理解;(5)创建学习情境。例如:在半导体器件的讲解部分,可采用直观式的教学法,带领学生认识各种不同的二极管,三极管。对于三极管的讲解,配合万用表测试加深理解。下面以一次课实验课———三极管电流放大特性为例,来说明课堂的教学组织。三极管的电流放大特性这节内容是深入模拟电子技术部分的第一道难关。学生只有深入到心里层面去理解了这节内容,才可以举一反三去理解后续学习的电子元器件。教师采用基于工作过程“教、学、做”一体化的教学设计,把启发式教学贯穿整个教学过程,通过探究实验操作和多媒体仿真,把抽象的理论知识难度降低,达到突破难点,帮助学生化难为易,让学生轻松愉快充满信心地完成学习。
5考核方案
课程的考核方案根据学院教务处的要求,期中成绩占30%,平时成绩占30%,期末成绩占40%。平时成绩包括:课堂考核,课后作业,单元测验。在学期结束前另有为期一周的教学实习,教师根据维修电工的考试内容结合实际情况申报,并由系部统一采购实习耗材。实习的考核分为:优———电路功能完全实现,性能优良,工艺精美。良———电路功能基本实现,性能优良。中———电路功能基本实现,性能不够稳定。及格———在教师辅助制作下,电路功能基本实现。不及格———电路功能未实现且学习态度有问题。
6教学评价
课程的教学评价包括:校内督导评价,同行专家评价,教师自我评价,学生评价。
1概述
nRF902是一个单片发射器芯片,工作频率范围为862~870MHz的ISM频带。该发射器由完全集成的频率合成器、功率放大器、晶体振荡器和调制器组成。由于nRF902使用了晶体振荡器和稳定的频率合成器,因此,频率漂移很低,完全比得上基于SAW谐振器的解决方案。nRF902的输出功率和频偏可通过外接电阻进行编程。电源电压范围为2.4~3.6V,输出功率为10dBm,电流消耗仅9mA。待机模式时的电源电流仅为10nA。采用FSK调制时的数据速率为50kbits/s。因此,该芯片适合于报警器、自动读表、家庭自动化、遥控、无线数字通讯应用。
2引脚功能和结构原理
nRF902采用SIOC-8封装,各引脚功能如表1所列。
表1nRF902的引脚功能
引脚端符号功能
1XTAL晶振连接端/PWR-UP控制
2REXT功率调节/时钟模式/ASK调制器字输入
3XO8基准时钟输出(时钟频率1/8)
4VDD电源电压(+3V)
5DIN数字数据输入
6ANT2天线端
7ANT1天线端
8VSS接地端(0V)
图1所示是nRF902的内部结构,从图中可以看出:该芯片内含频率合成器、功率放大器、晶体振荡器和调制器等电路。
通过nRF902的天线输出端可将平衡的射频信号输出到天线,该引脚同时必须通过直流通道连接到电源VDD,电源VDD可通过射频扼流圈或者环路天线的中心接入。ANT1/ANT2输出端之间的负载阻抗为200~700Ω。如果需要10dBm的输出功率,则应使用400Ω的负载阻抗。
调制可以通过牵引晶振的电容来完成。要达到规定的频偏,晶振的特性应满足:并联谐振频率fp应等于发射中心频率除以64,并联等效电容Co应小于7pF,晶振等效串联电阻ESR应小于60Ω,全部负载电容,包括印制板电容CL均应小于10pF。由于频率调制是通过牵引晶振的负载(内部的变容二极管)完成的,而外接电阻R4将改变变容二极管的电压,因此,改变R4的值可以改变频偏。
将偏置电阻R2从REXT端连接到电源端VDD对可输出功率进行调节。nRF902的工作模式可通过表2所列方法进行设置。
表2nPF902的工作模式设置
引脚
工作模式XTALREXTXO8DIN
低功耗模式(睡眠模式)GND---
时钟模式VDDGNDVDD-
ASK模式VDDASK数据VDD或者GNDVDD
FSK模式VDDVDDVDD或者GNDFSK数据
在FSK模式时,调制数据将从DIN端输入,这是nRF902的标准工作模式。
ASK调制可通过控制REXT端来实现。当R2连接到VDD时,芯片发射载波。当R2连接到地时,芯片内部的功率放大器关断。这两个状态可用ASK系统中的逻辑“1”和逻辑“0”来表示。在ASK模式,DIN端必须连接到VDD。
时钟模式可应用于外接微控制器的情况,nRF902可以给微控制器提供时钟。它可在XO8端输出基准时钟,XO8端输出的时钟信号频率是晶振频率的1/8。如晶振频率为13.567MHz,则XO8输出的时钟信号频率为1.695MHz。
在低功耗模式(睡眠模式),芯片的电流消耗仅10nA。在没有数据发射时,芯片可工作在低功耗模式以延长电池的使用时间。电路从低功耗模式转换到发射模式需要5ms的时间,从时钟模式转换到发射模式需要50μs的时间。
计算机高速数字电路设计技术的发展是电子设计领域一次新的突破,对计算机电子技术的发展有着极大的作用。但是,在现阶段计算机高速数字电路设计技术中却存在一定的问题。例如,信号线间距离对计算机高速数字电路设计的影响,一般情况下,信号线间的距离会随着印刷版电路密集度的增大而变化,越来越狭小,而在这个过程中,也会导致信号之间的电磁耦合增大,这样就不会对其进行忽略处理,会引发信号间的串扰现象,而且随着时间的推移会越来越严重。
1.2 阻抗不匹配的问题
阻抗是信号传输线上的关键因素,而在现阶段计算机高速数字电路设计的过程中,却存在信号传输位置上的阻抗不相匹配的现象,这样极易引发反射噪声,而反射噪声将会对信号造成一定的破坏,使得信号的完整性受到极高速数字电路设计是电子技术行业发展的重要结晶,通过多个电子元件组成,更是将电子技术发挥的淋漓尽致,而且,计算机高速数字电路技术的应用也极为广泛。但是,在实际的应用中,计算机高速数字电路设计技术却受到一些因素的影响,例如,信号线间距离的影响、阻抗不匹配的问题、电源平面间电阻和电感的影响等,都会对计算机高速数字电路技术的运行效率产生影响,要提升计算机高速数字技术的应用效率,必须解决这些影响因素,对此,本文主要对计算机高速数字电路设计技术进行研究。摘要大的影响。
1.3 电源平面间电阻和电感的影响
计算机高速数字化电路设计技术是根据实际的情况,利用先进的电子技术设计而成,在诸多领域都得到广泛的应用。现阶段计算机高速数字电路设计中,由于电源平面间存在电阻和电感,使得大量电路输出同时动作时,就会使整个电路产生较大的瞬态电流,这将会对极端级高速数字电路地线以及电源线上的电压造成极大的影响,甚至会产生波动的现象。
2计算机高速数字电路技术的研究分析
2.1 合理设计,确保计算机高速数字电路信号的完整性
通过以上的分析得知,现阶段计算机高速数字电路设计技术中,由于受到阻抗不匹配的影响,对电路信号的完整性也造成一定的影响,因此,要对计算机高速数字电路技术进行合理的设计,确保计算机高速数字电路信号的完整性。主要分为两方面研究,一方面是对不同电路之间电路信号网的传输信号干扰情况进行研究,也就是以上所提到的反射和干扰的问题,而另一方面,要对不同信号在传输的过程中,对电路信号网产生的干扰情况进行分析。计算机高速数字电路在运行的过程中,会受到阻抗不相匹配的因素而影响到电路信号的传输效率,而且,现阶段计算机高速数字电路运行的过程中,阻抗很难控制,经常会出现阻抗过大或过小的现象,都会对电路信号传播的波形产生一定的干扰,从而对计算机高速电路传输信号的完整性产生直接的影响。为了避免这类情况的发生,要对计算机高速数字电路设计技术展开研究,从正常理论来看,高速数字电路设计难以使电路与临街阻抗的状态相互符合,可以对计算机高速数字电路设计技术进行改进,保持系统处于过阻抗状态,这样就能保证计算机高速数字电路设计不会受到阻抗不等的状态而影响到计算机高速数字电路信息传输的完整性。
2.2 对高速数字电路电源进行合理设计
电源是计算机高速数字电路技术的重要组成元件,通过以上的分析得知,计算机高速数字电路设计中,由于受到电源平面间电阻和电感的影响,使得电源运行过程中会出现过电压的故障,也就是电源的波形质量受到影响,严重影响到计算机高速数字电路运行的可靠性。从理论上来看,如果高速数字电路设计中,电源系统中不存在阻抗的话是电路设计最理想的状态,这样整个信号的回路也不会存在阻抗耗损的问题,系统中的各个点的点位就会保持恒定的状态。但是,在实际中却不会存在这种理想状态,计算机高速数字电路系统运行的过程中,就必须要考虑到电源的电阻和电感因素,而要减少电源面的电阻和电感对电源系统的影响,就必须对其采取降低的处理措施。从当今计算机高速数字电路系统电源材质的分析了解到,电路系统中大多数都是采用大面积铜质材料,如果结合电源系统要求来分析的话,这些材料远远达不到计算机高速数字电路电源的标准要求,这样在系统正常运行的过程中势必会受到一定的影响,对此,要将所有影响因素进行综合性的考虑和研究,可以采用楼电容应用到电路中,这样可以有效的避免或降低电源面电阻和电感对系统的影响,从而有效的提高计算机高速数字电路系统运行的可靠性。